

بررسی و پیاده‌سازی Functional Coverage

در این تمرین شما باید Functional Coverage را برای SDRAM تحلیل و پیاده‌سازی کنید. هدف اصلی شما طراحی و ارزیابی Functional Coverage برای سناریوهای مختلف SDRAM است که شامل سناریوهای تصادفی و قطعی می‌شود. برای الهام گرفتن و درک بهتر می‌توانید به لینک زیر مراجعه کنید:

[SystemVerilog Functional Coverage - ChipVerify](#)

موارد خروجی تمرین :

- محاسبه Functional Coverage برای سناریو های قطعی
- محاسبه Functional Coverage برای سناریو های رندم
- گزارش و تحلیل نتایج به دست آمده
- تلاش برای رسیدن به بالا ترین سطح ممکن Functional Coverage با ایجاد سناریو های جدید

مثال: محاسبه Functional Coverage برای یک کانتر ۲ بیتی

طراحی: کانتر ۲ بیتی

طراحی زیر کانتری ساده است که مقادیر ۰ تا ۳ را با استفاده از سیگنال کلاک و فعال‌سازی (enable) شمارش می‌کند.

```
module counter (  
    input logic    clk,  
    input logic    rst_n,  
    input logic    enable,  
    output logic [1:0] count  
);  
    always_ff @(posedge clk or negedge rst_n) begin  
        if (!rst_n)  
            count <= 2'b00;  
        else if (enable)  
            count <= count + 1;  
    end  
endmodule
```

تست‌بنچ زیر نشان می‌دهد که چگونه می‌توان تمام حالات کانتر را بررسی و پوشش فانکشنال را ارزیابی کرد.

```

module tb_counter;
    // Clock and reset signals
    logic clk;
    logic rst_n;
    logic enable;
    logic [1:0] count;

    // DUT instantiation
    counter uut (
        .clk      (clk),
        .rst_n    (rst_n),
        .enable   (enable),
        .count    (count)
    );

    // Generate clock
    always #5 clk = ~clk;

    // Functional coverage
    covergroup cg_count @(posedge clk);
        coverpoint count {
            bins zero = {2'b00};
            bins one = {2'b01};
            bins two = {2'b10};
            bins three = {2'b11};
        }
    endgroup

    cg_count count_coverage = new();

    // Test stimulus
    initial begin
        // Initialize signals
        clk = 0;
        rst_n = 0;
        enable = 0;

        // Reset
        #10 rst_n = 1;

        // Enable counter and apply test cases
        #10 enable = 1;

        // Run simulation for sufficient cycles to cover all cases
        repeat (10) begin

```

```

    @(posedge clk);
    count_coverage.sample(); // Explicitly sample coverage
end

// Disable the counter
enable = 0;

// End simulation
#10
end

// Monitor values
initial begin
    $monitor("Time: %0t | Count: %b", $time, count);
end
endmodule

```

مراحل شبیه‌سازی در ModelSim

۱. کامپایل طراحی و تست‌بنچ:
 ۲. `vlog counter.sv tb_counter.sv`
 ۳. اجرای شبیه‌سازی با قابلیت کاوریج:
 ۴. `vsim -coverage tb_counter -do "run -all"`
 ۵. تولید گزارش کاوریج
 ۶. `coverage report -html`
- خروجی:

ModelSim Coverage Report Summary

Instance Coverage Summary (100%)

Coverage Type ↑	Bins	Hits	Misses	Coverage
Search...	Search...	Search...	Search...	Search...
Covergroups	1	na	na	100%
Coverpoints/Crosses	1	na	na	na
Covergroup Bins	4	4	0	100%

Design Units Coverage Summary (100%)

Coverage Type ↑	Bins	Hits	Misses	Coverage
Search...	Search...	Search...	Search...	Search...
Covergroups	1	na	na	100%
Coverpoints/Crosses	1	na	na	na
Covergroup Bins	4	4	0	100%